
Funzione principale ICS TriplexT8110B
Tripla ridondanza modulare (TMR) e tolleranza ai guasti
Impiega architetture TMR (Triple Modular Redundancy) e HIFT (Hardware Implemented Fault Tolerance) per garantire un funzionamento continuo anche in caso di guasti hardware. Questo design utilizza tre processori sincronizzati per il voto a maggioranza (voto 3-2-0), consentendo al sistema di mascherare i guasti e mantenere la funzionalità.
Supporta la sostituzione hot-swap, consentendo la sostituzione del modulo senza arresto o riprogrammazione del sistema.
Elaborazione e memoria ad alte prestazioni
Clock del processore: 100 MHz per un'esecuzione efficiente degli algoritmi di controllo.
Configurazione della memoria:
DRAM: 16 MB EDO (Extended Data Out) per un rapido accesso ai dati.
EPROM: 512 kB per la memorizzazione del firmware.
Flash: 2 MB per gli aggiornamenti del programma.
NVRAM: 128 kB per mantenere le variabili critiche durante la perdita di potenza.
Archiviazione variabile mantenuta: supporta la conservazione delle variabili booleane (1 byte), analogiche (4 byte) e timer (5 byte).
Interfacce di comunicazione robuste
Bus inter-modulo a tripla ridondanza: garantisce uno scambio dati affidabile con i moduli I/O e altri componenti del sistema.
Porte seriali:
Pannello frontale RS232 per diagnostica e programmazione.
Due porte RS422/485 (configurabili come 2 o 4 fili) e una connessione RS485 a 2 fili (esclusiva per T8110B).
Sincronizzazione dell'ora: supporta i segnali IRIG-B002/B122 per una sincronizzazione precisa nei sistemi distribuiti.