ICS TriplexT8110B Kernfunktion
Triple Modular Redundancy (TMR) und Fehlertoleranz
Verwendet Triple Modular Redundancy (TMR)- und Hardware Implemented Fault Tolerance (HIFT)-Architekturen, um einen kontinuierlichen Betrieb auch bei Hardwarefehlern zu gewährleisten. Dieses Design verwendet drei synchronisierte Prozessoren für eine Mehrheitsentscheidung (3-2-0-Abstimmung), wodurch das System Fehler maskieren und die Funktionalität aufrechterhalten kann.
Unterstützt den Hot-Swap-Austausch, sodass ein Modultausch ohne Systemabschaltung oder Neuprogrammierung möglich ist.
Hochleistungsverarbeitung und Speicher
Prozessortakt: 100 MHz für eine effiziente Ausführung von Steueralgorithmen.
Speicherkonfiguration:
DRAM: 16 MB EDO (Extended Data Out) für schnellen Datenzugriff.
EPROM: 512 kB für die Firmware-Speicherung.
Flash: 2 MB für Programm-Updates.
NVRAM: 128 kB zur Aufrechterhaltung kritischer Variablen bei Stromausfall.
Speicherung beibehaltener Variablen: Unterstützt die Beibehaltung von booleschen (1 Byte), analogen (4 Byte) und Timer-Variablen (5 Byte).
Robuste Kommunikationsschnittstellen
Dreifach redundanter Inter-Module-Bus: Gewährleistet einen zuverlässigen Datenaustausch mit I/O-Modulen und anderen Systemkomponenten.
Serielle Schnittstellen:
RS232 an der Frontplatte für Diagnose und Programmierung.
Zwei RS422/485-Schnittstellen (konfigurierbar als 2- oder 4-Draht) und eine RS485-2-Draht-Verbindung (exklusiv für T8110B).
Zeitsynchronisation: Unterstützt IRIG-B002/B122-Signale für eine präzise Synchronisation in verteilten Systemen.
