
Функция ядра ICS TriplexT8110B
Тройное модульное резервирование (TMR) и отказоустойчивость
Использует архитектуры Triple Modular Redundancy (TMR) и Hardware Implemented Fault Tolerance (HIFT) для обеспечения непрерывной работы даже во время аппаратных сбоев. В этой схеме используются три синхронизированных процессора для голосования большинством голосов (голосование 3-2-0), что позволяет системе маскировать сбои и поддерживать функциональность.
Поддерживает замену с возможностью горячей замены, что позволяет заменять модули без выключения системы или перепрограммирования.
Высокопроизводительная обработка и память
Тактовая частота процессора: 100 МГц для эффективного выполнения алгоритмов управления.
Конфигурация памяти:
DRAM: 16 МБ EDO (Extended Data Out) для быстрого доступа к данным.
EPROM: 512 КБ для хранения прошивки.
Flash: 2 МБ для обновлений программы.
NVRAM: 128 КБ для сохранения критических переменных при отключении питания.
Хранение сохраненных переменных: поддерживает хранение логических (1 байт), аналоговых (4 байта) и таймерных (5 байт) переменных.
Надежные коммуникационные интерфейсы
Межмодульная шина с тройным резервированием: обеспечивает надежный обмен данными с модулями ввода-вывода и другими компонентами системы.
Последовательные порты:
Передняя панель RS232 для диагностики и программирования.
Два порта RS422/485 (конфигурируются как 2- или 4-проводные) и одно 2-проводное соединение RS485 (эксклюзивно для T8110B).
Синхронизация времени: Поддерживает сигналы IRIG-B002/B122 для точной синхронизации в распределенных системах.