
ICS TriplexT8110B Kernfunktion
Dreifache modulare Redundanz (TMR) und Fehlertoleranz
Verwendet Triple Modular Redundancy (TMR) und Hardware Implemented Fault Tolerance (HIFT)-Architekturen, um einen kontinuierlichen Betrieb auch bei Hardwarefehlern zu gewährleisten. Bei diesem Design werden drei synchronisierte Prozessoren für die Mehrheitsentscheidung (3-2-0-Abstimmung) verwendet, die es dem System ermöglichen, Fehler zu maskieren und die Funktionalität aufrechtzuerhalten.
Unterstützt Hot-Swap-fähigen Austausch, der den Austausch von Modulen ohne Herunterfahren oder Neuprogrammierung des Systems ermöglicht.
Leistungsstarke Verarbeitung und Speicher
Prozessortakt: 100 MHz für die effiziente Ausführung von Steuerungsalgorithmen.
Speicherkonfiguration:
DRAM: 16 MB EDO (Extended Data Out) für schnellen Datenzugriff.
EPROM: 512 kB für die Firmware-Speicherung.
Flash: 2 MB für Programm-Updates.
NVRAM: 128 kB, um kritische Variablen bei Stromausfall beizubehalten.
Beibehaltener Variablenspeicher: Unterstützt die Beibehaltung von booleschen (1 Byte), analogen (4 Byte) und Timer-Variablen (5 Byte).
Robuste Kommunikationsschnittstellen
Dreifach redundanter Inter-Module-Bus: Gewährleistet einen zuverlässigen Datenaustausch mit I/O-Modulen und anderen Systemkomponenten.
Serielle Schnittstellen:
RS232-Frontplatte für Diagnose und Programmierung.
Zwei RS422/485-Ports (konfigurierbar als 2- oder 4-Draht) und ein RS485 2-Draht-Anschluss (exklusiv für T8110B).
Zeitsynchronisation: Unterstützt IRIG-B002/B122-Signale für eine präzise Synchronisation in verteilten Systemen.